(19) [本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出顧公開番号

特開平4-307974

(43)公開日 平成4年(1992)10月30日

(51) Int CL* H 0 1 L 29/788 29/792 27/115	識別記号	庁内整理書号	Fi			•	技術表示箇所
2//11	1	8225 – 4M 8831 – 4M	H01L	27/10	未請求	371 434 請求項の翻	(1(全 4 頁)
(21)出願番号	特顯平3-73239		(71)出度人	000005049			
(22)出顧日	平成3年(1991)4	9 5 EJ	(72)発明者 (74)代理人	古見 立 大阪市 株式会社	大阪市河 E 徳 『倍野区 上内	倍野区長池町 長池町22番22	22番22号 号 シヤープ

(54) 【発明の名称】 電気的消去可能不揮発性半導体記憶装置

(57)【要約】

【目的】 ソースオフセットに選択ゲートを構成したE EPROMにおけるF-Nトンネリングによる消去を円 滑化して、索子の縮小化を図る。

【構成】 1つのソースラインとその両側のドレインラインとで2つのEEPROMセルを構成し、各フローティングゲートの一方側をホットエレクトロンによる書き込み部位とし他方側をF-Nトンネリングによる一括消去部位として機能分離する。

*&なるよこ

はまを防止することがとは、ほかり、「という。

点がある。 【0005】このため、選択ゲートを組合せて上記過剰

るはなかれたなおもの。 「0004」 しかしながら、このようにソース組より下 「Nトンサにより寄去する構造では、しばしば過 かるすいくじゃくプレトデザインリングによくファッシンでは、 対対ながましてティンジング

(Powler-Nordheim) トンサリングによる指令を表示を表しているカングでよっているというないというないとしてあるの数をものなるので、カットエンクトロンによる命令込みやアート(後来の技術)をおけられるようによる中でははは、まないのでは、まないのでは、まないのでは、まないのでは、まないのでは、まない

(1000) のこ、津郎イーやの校一ろけち立路で同のさけこび返録 解不適同去前伯及書、11即発のこ【理代田内の土変選】 イーややくトモーロでの校一名けち盟国コ土神蘭イーや ロイベにるけち盟国コエイーややくトモーロでのこび返 の コ査書千条のMORSTATAでした可以的事業所、対しつ報

【伊瓜な磁箱の伊発】

"斯兹

。 ふで田

(1001年) は、新村図面に示す実施網に基づいてこの

ロス、〉~下央表金額路路出、、出便表のコ【1100] コが出去的との語を込き書言的電響タイーややくトモー からコさけ数タイ・サマヤトメートには一部を書き、 14代 いつ事等を登録上述のCIフリ政団を選ぶ置いキベイン 書の校一丁付続タイ・サマドメートに一下時か結を反き書 の校一丁付続タイ・サマドドートに関か結を反き書

「0100] はよりほのではなったができ居場とによりほのの」では、1000では、100では、100では、100ででは、100では、100ででは、100では、100ででは、100ででは、100ででは、100ででは、100ででは、100ででは、100ででは、100ででは、100ででは、100ででは、100ででは、100ででは、100ででは、100ででは、100ででは、100ででは、100ででは、100ででは、100では、100では、100では、100では、100では、100では、100では、100では、100では、100ででは、100では、100では、100では、100では、100では、100では、100では、100では、100では、100では、100では、100では、100では、100では、100では、100では、100では、100では、100では

•るあ了のきるす

 発明を辞説する。

【0015】図1は、この発明の一実施例のEEPRO Mを示す平面構成説明園であり、図2(イ)は、図1の A-A、義斯面政明図、図2(ロ)は同じくB-B・益 断面説明図である。

【0016】これらの図に示すように、この発明のEE PROMは、シリコン基板表面のソースライン3とその 両側に配置される一対のドレインライン4、4との間の ゲート領域上に、絶縁膜を介してポリシリコンからなる 1 対のL字状フローティングゲート2を配設してなり、 さらに、このフローティングゲート2上に層間絶縁膜を 介して、共通するポリシリコンからなるコントロールゲ ート5を配設してなる。

【0017】上記フローティングゲート2は、図2 (イ)に示すように、A-A′新国においては、ソース オフセット9を保ってゲート領域のゲート酸化膜1、1 上に位置する一対の書き込み部位(狭幅部分)を有す る。ここでソースードレイン幅は $1.6\sim2.0\,\mu$ m、ソ ースオフセットは0.8~1.0μmとするのが適してい る。かかる書き込み部位上のコントロールゲート5は、 各々のソースオフセット上で選択ゲートとしても機能す

【0018】一方、図2(口)に示すように、B-B' 断面においては、ソースライン3の両側に配置されたト ンネル酸化膜 6 上を被覆する消去部位(広幅部分)を有 してなる。なお、図中、7は、ロコス酸化腺からなる素 子分離領域である。

【0019】かかる構造のEEPROMにおいては、上 記一対の書き込み部位において、各々ドレイン倒からフ ローティングゲートへのホットエレクトロンの往入によ 30 る書き込みが行なわれる。そして、消去部位において は、ソース側から両フローティングゲート2、2へ一括 してF-Nトンネリングによる消去が行なわれることと なる。そして、上記ホットエレクトロンの往入及びF-Nトンネリングがコントロールゲートを選択ゲートとし て制御されることとなる。

[0020] かかる図1のEEPROMは、何えば以下 のようにして作製することができる。 まず、図3に示す ように、シリコン基板の所定の領域にロコス酸化法によ り、未子分離領域7を形成した後、メモリーセルのソー 40 ス構成ラインのイオン狂入及び破棄のイオン狂入を行っ てDDD構造のソースラインを形成する。表面を熱酸化 に付して全面に何えば200~300点程度のゲート酸 化膜 1 を形成し、フォトリソグラフィのパターニング及 びエッチングを行なうことにより、その一部にトンネル **酸化瞑用窓を形成し、フォトレジストの除去後、熱度化** を行なうことにより、各々、一対のトンネル酸化膜 6 を 形成する。

【0021】次に、CVD法により全面にポリシリコン を堆積し、N型不鈍物拡散してフォトエッチングするこ 50 9 ソースオフセット

とにより、図5に示すように、各々狭幅領域と広幅領域 を有する一対のT.宇状フローティングゲート2を形成す

【0022】上記フローティングゲート2の形成後、図 6 に示されるようにフォトレジスト 8 を用いたフォトリー ソグラフィにより、メモリーセルのドレイン構成ライン に砒素をイオン往入してドレインラインを形成する。

【0023】この後、フローティングゲート2の書き込 み部位上に各々CVDによる層間絶縁膜(S I Oa)を 10 被覆形成した後、ポリシリコンの堆積層へのN型不純物 拡散並びに堆積層のフォトリソグラフィによるパターニ ング及びエッチングを行なうことにより、図7に示すご とく、コントロールゲート5を形成してこの発明のEE PROMが得られる。

[0024]

20

【発明の効果】以上の様に、この発明のEEPROMに よれば、ソース側のオフセット部を選択ゲートとする場 合においても、ソース側より円滑に消去操作できるの で、独立して消去用ゲートを設ける場合と比べメモリー セル専有面積が著しく減少され、さらなるEEPROM の高集技化を図ることが可能となる。

【0025】さらに、ホットエレクトロン発生効率の良 いドレイン接合及び、 精去用の高電圧においてもリーク 電流の少ない、ソース接合を別々に最適化できる。従っ て、ドレイン側よりホットエレクトロンにより書き込 み、ソース個よりF-Nトンネリングにより消去する健 気的消去可能不揮発性半導体配管装置の製造の製点から も、その設計がより容易となり、製造工程も容易となる 利点も得られる。

【図面の簡単な設明】

【図1】この発明の一実施例のEEPROMの平面構成 設明図である。

【図2】(イ)は、図1のA-A′線断面説明図、 (ロ)は、B-B'線斯面説明図である。

【図3】図1のEEPROMの製造工程を示すレイアウ ト図である。

【図4】図3に続くレイアウト図である。

【図5】図4に続くレイアウト図である。

【図6】図5に続くレイアウト図である。

【既7】図6に続くレイアウト図である。 【符号の説明】

- 1 ゲート酸化酸
- 2 フローティングゲート
- 3 ソースライン
- 4 ドレインライン
- 5 コントロールゲート
- トンネル酸化膜
- 素子分離領域
- 8 フォトレジスト

